EAGLEEAGLE
表面実装デバイス 48 pin TSOP の MBM29LV400,MBM29LV800,MBM29LV160 といった、4M - 16M bit Flash ROM を 48 pin の DIP に変換するボードです。
ただし、L-Router は、42 pin DIP なので、そのままでは挿さりません。 このボードでは、上下に切り離せるようにして、 L-Router に挿すときは、下の部分をつかい、 ROM ライターで焼く場合は、接続できるように設計しました。
ステータス: ボード組み立て、テスト完
LOG:
02/08/03 1 set 2 つを組み立て、プルアップなしでとりあえず動作確認中
のものを写真として 載せた。
42 pin の本体は、けちって 20 pin x 2 で ピンを実装している。
02/07/27 郵便局に到着(書留/受け取りは 07/29)
- シルク印刷がフラッシュメモリのランドまで来てしまっていた
(爪で削れば OKだったけど)
02/07/19 発送したとの連絡あり
02/07/12 OLIMEX に発注 $41.6 (10 枚分)
DSS (両面基板 16cm x 10cm) $26
Airmail $8
ドリル数オーバ + $2.6
0.8mm 基板指定 + $5
1つは、FTDI の FT245AM というチップと Xilinx の XC9572XL-VQ64 と いう CPLD で 作る シリアル I/O 機能。シリアルI/O としては、JTAG と SPI の 2 チャンネルを高速に扱うことができて、JTAG で 他の CPLD などを CONFIG し、CPLD が動作後は、SPI で通信できるというものを狙っています。
もう1つは、ROM ライタにもなる CPLD 評価ボード。CPLD には同じ Xilinx の XC9572XL-VQ64 を使い、I/O として 48 pin DIP の ROM ソケット と 1x10 の ピンヘッダを持っています。ホストとの接続は、上記と シリアル I/O と同じになっています。
そして、 両者を 1 つのボードにいれて シリアルI/O の部分を結線した構造になっています。 独立しているので、それぞれの機能だけを作ることができるように設計したつもり。
NAXJP を改造すれば、ROM ライタにもなる CPLD 評価ボードだけを作り PC の パラレルポートから操作することが可能なはずで、テストでは そうしようと考えています。また、USB 部分の CPLD は、NAXJP で書き込む 予定。
上の機能ができるかどうかについては、CPLD に入れるべき論理回路の ラフな設計だけやっています。 以下はそのメモ
ステータス: ソフト開発中
LOG:
02/08/20 ROM ライタ機能の一応の完成/確認 完了。次は NAXJP の port の予定。
02/08/18 1,2 号機 ともに、入れてなかった CPLD を装着し完成させた。
それぞれ USB_SIO および ROM_WRITER の機能を確認。
02/08/18 1 号機 で、ROM_WRITER の機能を おおむね確認
ROM_WRITER の紹介ページ作成
02/08/15 2号機 で、USB_SIO の機能を おおむね確認
USB_SIO の紹介ページ作成
02/08/10 1号機、2号機 組み立て、それぞれ ROM Write 部テスト用/USB 部テスト用
2号機 では、CPLD に loop back の回路を NAXJP にて書き込み
Linux で動作確認。
02/08/09 アキバにて部品入手。U2 USB 部の CPLD を除き 組み立て。
USB に接続し、linux-2.4.18 が認識できることを確認。
ROM Writer 部の CPLD の検査および 回路設計はこれから。
( それが終ってから、USB の CPLD 設計/組み込みに入る予定)
02/07/31 郵便局に到着(書留/受け取りは 08/01)
02/07/24 発送したとの連絡あり
02/07/17 OLIMEX に発注 $41.6 (4枚分)
DSS (両面基板 16cm x 10cm) $26
Airmail $8
ドリル数オーバ + $2.6
シルクスクリーンはみだし修整+ $5 ( 失敗しました。)